这一技术是一种有助于减少离散时间滤波器使用电容器数量的电路技术，与当前的技术相比可省去大约一半的电容器。采用这些技术的130nm CMOS工艺的试验制造表明，实现了低水平的电路面积和功耗，在1.5V电源电压条件下滤波器核心电路面积仅为1.8mm2，而电流消耗仅为11mA。同时还证实实现了GSM、W-CDMA和无线LAN通信系统所需的抑制特性。